TSMC s’apprêterait à relever jusqu’à 20 % le prix de ses services d’emballage avancé, selon le Commercial Times, qui cite des sources industrielles. Les fonderies et les spécialistes externalisés de l’assemblage et du test prépareraient plus précisément des hausses de 10 % à 20 % pour la technologie CoWoS, devenue essentielle à la fabrication des processeurs d’intelligence artificielle les plus performants.

L’emballage avancé n’est plus une simple étape finale de production. Le procédé CoWoS, pour « chip-on-wafer-on-substrate », permet d’assembler étroitement plusieurs composants et de les relier à de la mémoire à haut débit. Cette architecture est particulièrement recherchée pour les accélérateurs d’IA, dont les besoins en puissance de calcul et en circulation de données sont très élevés. Une capacité insuffisante à ce stade peut ainsi limiter la livraison de systèmes complets, même lorsque les puces elles-mêmes sont disponibles.

La tension ne concerne plus seulement les processeurs graphiques. La demande s’étend aux unités centrales destinées aux serveurs et aux circuits spécialisés conçus sur mesure. En parallèle, les puces d’IA nécessitent des tests plus longs, ce qui occupe davantage les lignes d’assemblage et de contrôle. Les délais de livraison des équipements nécessaires seraient passés de trois à six mois auparavant à six à huit mois aujourd’hui, signe que l’expansion de l’offre reste lente.

D’après les estimations d’analystes rapportées par le journal, la capacité mensuelle CoWoS de TSMC devrait dépasser 130 000 wafers en 2026, puis atteindre 200 000 en 2027. Cette progression serait importante, mais elle doit être rapprochée d’une demande qui augmente elle aussi rapidement.

Pour l’investisseur, la hausse de prix envisagée peut soutenir les revenus et les marges de TSMC si les clients acceptent ces conditions sans réduire leurs commandes. Elle confirme aussi le pouvoir de fixation des prix détenu par les acteurs contrôlant les goulets d’étranglement de la chaîne des semi-conducteurs. Les fournisseurs d’équipements et les spécialistes de l’assemblage peuvent également bénéficier de cette vague d’investissement.

Le risque se situe chez les clients et dans le cycle. Des coûts d’emballage plus élevés peuvent comprimer les marges des concepteurs de puces ou être répercutés sur les centres de données. Une montée en capacité trop rapide pourrait ensuite détendre les prix si la demande ralentissait. Enfin, les pourcentages et les prévisions proviennent d’un article de presse fondé sur des sources industrielles, et non d’une communication chiffrée officielle de TSMC. Les prochaines annonces du groupe devront confirmer le calendrier, l’ampleur des hausses et leur contribution financière.